Questões de Física - Superior

o amplificador se comporta como um inversor.

a frequência de corte é superior a 10 kHz.

a impedância de saída é igual a 5 Ω.

o ganho é, em módulo, igual a 9.

a impedância de entrada é igual a 1 MΩ

O circuito permanece sempre no estado 111, em virtude de as entradas set$(\overline{s})$ e clear$(\overline{\mathrm{c}})$ serem sempre mantidas no nível lógico 1.

O circuito realiza uma contagem cíclica, em que as saídas Q2, Q1 e Q0, se vistas como números digitais, repetem indefinidamente a sequência crescente de 000 a 101.

O circuito permanece sempre no estado 000, em virtude de as entradas J e K estarem sempre no nível lógico 1.

O circuito realiza uma contagem cíclica, em que as saídas Q2, Q1 e Q0, se vistas como números digitais, repetem indefinidamente a sequência decrescente de 101 a 000.

O circuito funciona como um contador assíncrono.

a impedância de entrada do circuito, Z_i , é infinita.

o circuito tem a mesma funcionalidade de um amplificador não inversor em cascata com um filtro passa-baixas.

o ganho de tensão do amplificador, no domínio da transformada de Laplace, é $\frac{v_{\mathrm{o}(s)}}{{\mathrm{v}}_{\mathrm{i}}(s)}=-\frac{{\mathrm{R}}_2}{{\mathrm{R}}_1}\frac{1}{\left(\mathrm{(1}+s\cdot {\mathrm{R}}_2\cdot \mathrm{C)}\right)}$.

a tensão no nó conectado à entrada inversora do amplificador operacional é igual a $\frac{V_1}{10}.$

o ganho do circuito em 0 Hz é igual a 11.

A arquitetura von Neumann caracteriza-se pela utilização de uma única memória compartilhada para armazenar dados e instruções que controlam o programa; esse design evita a ocorrência da limitação de desempenho conhecida como gargalo de von Neumann, em que a velocidade de execução das instruções é limitada pela velocidade de acesso à memória.

A arquitetura Harvard caracteriza-se pela separação física das memórias de instrução e de dados, permitindo o acesso simultâneo a ambas; isso otimiza o desempenho do processamento ao eliminar o gargalo causado pelo acesso sequencial a uma única memória.

A arquitetura CISC caracteriza-se por um conjunto reduzido de instruções, o que tende a simplificar o hardware e melhorar a eficiência do processador; isso não implica diretamente a redução da necessidade de memória para programas, mas a otimização do processamento de instruções.

A arquitetura RISC busca simplificar o desenvolvimento de software ao priorizar a implementação de um grande número de instruções complexas, mas isso geralmente aumenta o uso da memória, em vez de diminuí-lo, e inviabiliza a implementação de técnicas de pipeline, devido à alta complexidade das instruções.

Na arquitetura ARM, utilizada em dispositivos móveis e sistemas embarcados, priorizam-se a eficiência energética e o desempenho por watt; combina-se o uso da arquitetura CISC, com um conjunto complexo de instruções, com extensões específicas que suportam uma variedade de modos operacionais e tipos de execução.

-10 V.

30 V.

20 V.

-20 V.

10 V.