Questões de Fundação Carlos Chagas - Tecnologia da Informação - Barramentos de dados, endereço e controle

balanceiam unicamente as demandas de comunicação memória-dispositivos de E/S.

são projetados para permitir que processador, memória e dispositivos de E/S possam coexistir em um único barramento.

são sempre construídos no backplane da máquina.

dispensam a necessidade de padronização.

dispensam lógica adicional para interface barramento de backplane-dispositivo.

haverá uma alternância automática controlada pelas rotinas de interrupção, que disponibilizarão 2/3 dos ciclos do barramento para a CPU e 1/3 para os dispositivos de E/S.

a CPU tem prioridade, por necessitar de todos os ciclos do barramento para referenciar memória.

em geral, os dispositivos de E/S terão prioridade, pois discos e outros dispositivos que estão em processo de leitura ou gravação não podem ser interrompidos, para não resultar em perda de dados.

é dada prioridade a quem fez a requisição primeiro, normalmente à CPU.

a BIOS dará prioridade à CPU, pois a execução de programas não pode ser interrompida, para não causar o travamento do computador.

15 ns e 13,3 MB/s.

20 ns e 33,3 MB/s.

30 ns e 13,3 MB/s.

30 ns e 133 MB/s.

120 ns e 33,3 MB/s.

controle e endereço, de forma bidirecional, no sentido do processador para a memória e viceversa.

endereço, de forma bidirecional, no sentido do processador para a memória e vice-versa.

endereço, de forma unidirecional, principalmente no sentido do processador para a memória.

controle, de forma bidirecional, principalmente no sentido do processador para a memória.

controle, de forma unidirecional, principalmente no sentido do processador para a memória.

quando o controlador de E/S usa o DMA para ler ou escrever dados de ou para a memória, ele não necessita de intervenção da CPU.

para ler ou escrever dados de ou para a memória, usando o DMA, o controlador necessita executar uma rotina de interrupção para avisar a CPU que iniciará essa tarefa.

em geral a CPU tem precedência sobre o controlador de E/S na utilização do barramento.

o processo denominado roubo de ciclo consiste em a CPU apropriar-se de ciclos do barramento que estão em execução para atender dispositivos de E/S.

o barramento EISA, além de contar com uma conexão dedicada com o controlador de memória, sem prejudicar o tráfego CPU−memória, também conecta na outra extremidade periféricos de alta largura de banda.