Questões de Organização e arquitetura de computadores - Processadores RISC x CISC

Limpar pesquisa

Configurar questões
Tamanho do Texto
Modo escuro

Questão: 121 de 1758

359572

copy

Banca: VUNESP

Órgão: COREN/SP

Cargo(s): Administrador - Banco de Dados

Ano: 2013

Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores / Arquiteturas e famílias de processadores

apenas o segundo nível de cache (L2) e passa diretamente para a memória principal, se a informação não
estiver disponível.

apenas o cache de maior nível disponível (L2 ou L3), pois
o cache L1 é utilizado internamente pelo processador para
cálculo de ponto-flutuante.

apenas o nível de cache mais baixo (L1), pois os demais
são utilizados para tarefas avançadas, como o processamento de recursos gráficos.

o nível de cache mais alto (L3), passando para o nível
inferior se a informação não estiver disponível.

o nível de cache mais baixo (L1), passando para o nível
seguinte se a informação não estiver disponível.

Questão: 122 de 1758

359589

copy

Banca: VUNESP

Órgão: COREN/SP

Cargo(s): Analista de Sistemas

Ano: 2013

Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores / Memória - tipos e características

Atribui maior confiabilidade ao sistema de memória,
estabelecendo redundância no armazenamento.

Estabelece uma nova interface padronizada entre a memória RAM e periféricos de Entrada/Saída.

Permite a detecção e recuperação de erros nos processos de leitura e escrita na memória.

Aumenta significativamente a capacidade de armazenamento do sistema de memória.

Diminui o tempo médio de acesso a uma informação na
memória RAM.

Questão: 123 de 1758

359590

copy

Banca: VUNESP

Órgão: COREN/SP

Cargo(s): Analista de Sistemas

Ano: 2013

Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores / Memória - tipos e características

Cache Pointer.

DMA Pointer.

Interrupt Counter.

Program Counter.

Stack Pointer.

Questão: 124 de 1758

358626

copy

Banca: VUNESP

Órgão: UNESP - Assis/SP

Cargo(s): Assistente - Informática

Ano: 2013

Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores / Processadores RISC x CISC

não faz uso de pipeline.

executa cada instrução em um ciclo de relógio.

possui instruções de tamanho variável.

possui muitos modos de endereçamento.

possui um grande conjunto de instruções.

Questão: 125 de 1758

358628

copy

Banca: VUNESP

Órgão: UNESP - Assis/SP

Cargo(s): Assistente - Informática

Ano: 2013

Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores / Arquiteturas e famílias de processadores

aumentar a temperatura de funcionamento do processador
que pode, assim, trabalhar com valores de clocks
mais elevados.

diminuir a temperatura do processador durante o seu
funcionamento, em decorrência da evaporação de componentes
voláteis presentes na sua constituição.

isolar o processador do meio ambiente, evitando que
variações de temperaturas externas prejudiquem o seu
funcionamento.

lubrificar as partes em contato do processador com a
presilha do cooler, evitando desgastes em função do
contato mecânico.

permitir um contato perfeito da superfície do processador
com o dissipador do cooler.