Questões de Tecnologia da Informação - Organização e arquitetura de computadores - Processadores RISC x CISC
Limpar pesquisa
Questão: 86 de 158
5124c2415e561e02000010b4
Banca: CESPE / Cebraspe
Órgão: Instituto Nacional de Metrologia, Qualidade e Tecnologia
Cargo(s): Pesquisador-Tecnologista em Metrologia e Qualidade - Informática Aplicada à Metrologia Legal
Ano: 2009
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
julgue os itens que se seguem.
Questão: 87 de 158
5124c2415e561e02000010b5
Banca: CESPE / Cebraspe
Órgão: Instituto Nacional de Metrologia, Qualidade e Tecnologia
Cargo(s): Pesquisador-Tecnologista em Metrologia e Qualidade - Informática Aplicada à Metrologia Legal
Ano: 2009
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
julgue os itens que se seguem.
Questão: 88 de 158
5124c2415e561e02000010b6
Banca: CESPE / Cebraspe
Órgão: Instituto Nacional de Metrologia, Qualidade e Tecnologia
Cargo(s): Pesquisador-Tecnologista em Metrologia e Qualidade - Informática Aplicada à Metrologia Legal
Ano: 2009
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
julgue os itens que se seguem.
Questão: 89 de 158
515c7c41e8ba180200001454
Banca: CESPE / Cebraspe
Órgão: Agência Nacional de Aviação Civil
Cargo(s): Analista Administrativo
Ano: 2012
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
arquitetura de computadores, julgue os itens a seguir.
Questão: 90 de 158
51f40e37ca64640b00000c19
Banca: CESPE / Cebraspe
Órgão: Tribunal Regional Eleitoral de Mato Grosso
Cargo(s): Técnico Judiciário - Operação de Computadores
Ano: 2010
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
As arquiteturas RISC utilizam múltiplos conjuntos de registradores.
As arquiteturas CISC possuem um conjunto reduzido de instruções, facilitando a organização da unidade de controle de modo que esta tenha uma interpretação simples e rápida.
A arquitetura CISC se caracteriza pela inexistência de microcódigo. Dessa forma, a complexidade está no compilador.
Nas arquiteturas CISC, utiliza-se o pipeline, uma técnica que divide a execução de uma instrução em fases ou estágios, o que possibilita a execução simultânea de múltiplas instruções.
O principal objetivo de uma máquina RISC é executar uma instrução por ciclo. Como o acesso à memória utiliza vários ciclos, uma máquina RISC possui menos registradores que uma máquina CISC.