Questões de Tecnologia da Informação - Organização e arquitetura de computadores - Processadores RISC x CISC
Limpar pesquisa
Questão: 41 de 158
5e3d9875f92ea101746c0039
Banca: IBFC
Órgão: Prefeitura Municipal de Cuiabá/MT
Cargo(s): Analista de Tecnologia da Informação - Analista de Sistemas
Ano: 2019
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
II-2, I-1, I-3, I-4
I-2, II-1, II-3, II-4
II-2, II-1, II-3, I-4
I-2, I-3, I-4, II-1
Questão: 42 de 158
5e3d987ef92ea101746c0068
Banca: IBFC
Órgão: Prefeitura Municipal de Cuiabá/MT
Cargo(s): Analista de Tecnologia da Informação - Analista de Sistemas
Ano: 2019
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
I-1, II-2, III-3
I-1, II-3, III-2
I-3, II-2, III-1
I-2, II-1, III-3
Questão: 43 de 158
5ed7f9c3f92ea119f51aacf1
Banca: CESPE / Cebraspe
Órgão: Instituto Federal de Educação, Ciência e Tecnologia Fluminense
Cargo(s): Enfermeiro
Ano: 2018
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
CISC.
MIPS.
TISC.
SPARC.
RISC.
Questão: 44 de 158
5ede88e6f92ea119f51adabc
Banca: CESPE / Cebraspe
Órgão: Instituto Federal de Educação, Ciência e Tecnologia Fluminense
Cargo(s): Professor - Engenharia de Computação
Ano: 2018
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
maior quantidade de instruções, quando comparada à arquitetura CISC.
maior quantidade de modos de endereçamento, quando comparada à arquitetura CISC.
utilização em baixa escala de pipelining.
execução otimizada de chamadas de funções.
execução de uma instrução a cada cinco ciclos de relógio.
Questão: 45 de 158
5ef5f2580905e91424eb0ea3
Banca: FCC
Órgão: Conselho Regional de Medicina do Estado de São Paulo
Cargo(s): Analista de Suporte
Ano: 2016
Matéria/Assunto: Tecnologia da Informação > Organização e arquitetura de computadores > Processadores RISC x CISC
as instruções CISC têm tamanho padronizado e são executadas na mesma quantidade de tempo.
cada instrução RISC pode demorar um tempo diferente para ser executada, pois não tem tamanho padronizado.
as instruções usadas nos processadores da linha X86 são do tipo CISC.
em computadores com processadores CISC o compilador é mais complexo que em computadores com processadores RISC.
processadores CISC são mais rápidos que RISC, apesar de terem que executar mais instruções para se chegar ao mesmo resultado.