Questões de Engenharia - Universidade Federal do Ceará

Limpar pesquisa

Configurar questões
Tamanho do Texto
Modo escuro

Questão: 31 de 40

430899

copy

Banca: CCV-UFC

Órgão: UFC

Cargo(s): Engenheiro - Engenharia da Computação

Ano: 2018

Matéria/Assunto: Engenharia Civil e Auditoria de Obras

Na expressão ‘c?2:3’, o operador ternário resulta em 3 caso ‘c’ tenha valor igual a 0, e em 2 caso contrário.

Em termo de precedência de operadores, a expressão ‘&e->f’ tem a equivalência à expressão ‘(&e )->f’.

O operador ‘&&’ binário desempenha a mesma função que o operador binário ‘&’.

O operador unário ‘!’ é um operador relacional que representa ‘diferente de’.

No código ‘5 << 2’, o operador binário resulta no valor 25.

Questão: 32 de 40

430893

copy

Banca: CCV-UFC

Órgão: UFC

Cargo(s): Engenheiro - Engenharia da Computação

Ano: 2018

Matéria/Assunto: Engenharia Civil e Auditoria de Obras

SIMD

Caching

Pipeline

Overhead

Preemptividade

Questão: 33 de 40

430894

copy

Banca: CCV-UFC

Órgão: UFC

Cargo(s): Engenheiro - Engenharia da Computação

Ano: 2018

Matéria/Assunto: Engenharia Civil e Auditoria de Obras

O RISC dispõe de uma quantidade de instruções menor quando comparado ao CISC.

As instruções na arquitetura CISC são de tamanho fixo enquanto no RISC têm tamanho variável.

O projeto da arquitetura CISC tem o seu foco na velocidade enquanto no RISC o foco é a flexibilidade.

Na arquitetura CISC, o acesso aos dados se dá via memória enquanto na arquitetura RISC se dá via registradores.

Processadores RISC utilizam com mais frequência o cache e a memória principal, enquanto os CISC utilizam mais os registradores.

Questão: 34 de 40

430895

copy

Banca: CCV-UFC

Órgão: UFC

Cargo(s): Engenheiro - Engenharia da Computação

Ano: 2018

Matéria/Assunto: Engenharia Civil e Auditoria de Obras

registrador – cache – memória principal – memória secundária

memória principal – memória secundária – registrador – cache

cache – memória principal – memória secundária – registrador

memória secundária – memória principal – cache – registrador

cache – registrador – memória secundária – memória principal

Questão: 35 de 40

430890

copy

Banca: CCV-UFC

Órgão: UFC

Cargo(s): Engenheiro - Engenharia da Computação

Ano: 2018

Matéria/Assunto: Engenharia Civil e Auditoria de Obras

O PLL (phase locked loop) é outro exemplo de método direto de demodulação em frequência.

Na demodulação por frequência é possível recuperar o sinal de entrada a partir de uma modulação por amplitude.

Na demodulação por frequência, somente métodos diretos podem ser aplicados para recuperação do sinal transmitido.

A demodulação em frequência é o processo que nos possibilita recuperar o sinal modulador original a partir de um sinal modulado em fase.

Um exemplo de método direto de demodulação pode ser um discriminador de frequências, cuja amplitude é diretamente proporcional à frequência instantânea do sinal FM de entrada.